Avery Desig Sytems
東京ナノファーム

HMC Verification IP

HMC-Xactorは、メモリパフォーマンス、密度、消費電力、およびコストの新しい標準をターゲットとした、Hybrid Memory Cube(HMC 2.0)用の包括的なメモリVIPソリューションポートフォリオです。 HMC-Xactorは、外付けHMCデバイスとPHY開発者を使用するSoCおよびメモリコントローラの設計者を対象にしており、包括的な検証とプロトコルおよびタイミングコンプライアンスを確認します。 HMC-Xactorは、100%ネイティブのSystemVerilogとUVMに基づく真に柔軟でオープンなアーキテクチャを利用して、モデルとタイミングおよびプロトコルチェッカーのセットを提供します。

​製品構成

  • HMC host and device BFMs

  • User Guide

​仕様

製品名

サポート言語

適合規格

完成度

​供給

Hybrid Memory Cube (HMC 2.0) VIP

SystemVerilog, VHDL

HMC 2.0

プロダクション

可能

​機能

  • HMCデバイスモデルは、HMCメモリコントローラであるすべてのコマンドを処理するDUTをサポートし、コマンド完了合体、ランダム遅延、および順不同応答をサポートします(link-vault-RBC addr)。

  • デバイスチェーントポロジをサポートします。 HMCホストモデルは、HMCデバイス/キューブとしてDUTをサポートし、電源投入と初期化、自動タグ生成、より包括的なテストのための機能レジスタのランダム構成、および自動完了キュー処理をサポートします。

  • モデルは、リンク/ボールトスイッチのランダムな制約、DRAMのアクセス時間、リフレッシュとスクラブなど、カスタマイズのための柔軟で暗号化されていないタイミングクラスをサポートします。

  • シリアルおよびパラレルインタフェース、パワーオンリセットをスキップするバイパスモード、レーンの極性と反転、独立したリンクの電源状態管理、チェーン、および自動フロー制御と再試行などの他の機能をサポートします。

  • リンク入力バッファーおよびボールトコントローラーでのパケットの並べ替え、順序の乱れ、分割、遅延応答のためのランダムな制約セットダイレクトおよびERIコンフィギュレーションレジスタアクセスのサポート(I2CおよびJTAGインターフェイス)

  • 包括的なプロトコルとタイミングチェック

  • 平均帯域幅、読み取り率、最小/最大待ち時間、コマンドの適用範囲、アクセスサイズ、およびリンク/ボールト/ RBCパラメータをタイミングおよび機能監視

  • トラッカーログはすべてのレベルを監視し、デバッグ作業を改善します。

​データシートのご依頼

​その他の情報

​Eメール:info@TokyoNF.com

  • Twitter
  • LinkedIn Social Icon
  • Facebook
  • YouTube
1_Primary_logo_on_transparent_1024.png

​Powered By Accelerate Services

© 2017 by TokyoNaoNarm 

​電話:090-4748-1652