Avery Desig Sytems
東京ナノファーム

PCIe VIP

Avery PCI Express VIPは、制約のあるランダムトラフィック生成、堅牢なTL / DLL / PHYレイヤ制御とエラーインジェクション、プロトコルチェックとカバレッジ、機能カバレッジ、デバッグ用のプロトコルアナライザのような機能を組み込んだ高度なUVM環境を備えた包括的な検証ソリューションを提供します。 パフォーマンス分析指標 Avery VIPの高度な機能により、エンジニアはより効率的に作業し、より複雑なテストを開発し、分岐などのより複雑なトポロジーに取り組むことができます。 Averyコンプライアンステストスイートは、コンプライアンスワークショップで使用されているものや、仕様機能をカバーするためにAveryが開発した拡張テストを含む、効果的なコアからチップレベルのテストを提供します。

​製品構成

  • PCIe dual mode RC/EP, N-port switch, and PIPE 5.1 PHY driver BFMs

  • Compliance test suites

  • User Guide

​仕様

製品名

サポート言語

適合規格

完成度

​供給

PCI Express 5.0 (draft), 4.0, 3.1 VIP (PCIe)

SystemVerilog, Verilog, VHDL, C

PCIe 5.0 (draft), 4.0, 3.1 , PIPE 5.1

プロダクション

可能

​機能

  • ルートコンプレックス、エンドポイント、およびスイッチをサポートする動的に設定可能なBFMです。コンパイルし、実行時にRCまたはEPとして構成を選択します。

  • BFMは、エミュレーション時にDUTをランダムに設定して、PHYレイヤの問題が多数発生するイコライゼーション(係数、プリセット、リジェクト係数)のランダム化など、サポートされている設定を短時間でテストします。

  • ルートコンプレックスBFMはDUT設定をミラーリングし、コンテキストベースの検証を可能にします

  • nullify、drop、nak、field overrideなどのコールバックおよびパケット操作を使用して、すべてのレイヤでエラーを挿入できます。

  • トランザクションクラスおよび多機能要求/完了キューにより、大規模、高帯域幅、インターリーブ、遅延トラフィック要求および完了ストリームのモデリングが容易になります。ランダムなソース要求機能とターゲットメモリおよび設定スペースに基づいてTLPをストリーミングします。

  • すべてのパケットおよびトランザクションクラスに設定されたSV制約により、通常およびエラーパケットの豊富なセットが生成されます。

  • マルチレベルプロトコルトラッカー(TL、DLL、PL)はデバッグをより速くします。

  • 機能カバレッジはTLP / DLLPコマンドとデバイス状態をトラックします。

  • 包括的なアサーションでPCI-SIGコンプライアンス・チェックリストの適用範囲をトラックし、DUTバグをより迅速に特定できます。

  • 包括的な直接または、コンストレインをかけられるランダムなコンプライアンステストスイートにより、高いプロトコルカバレッジを実現します。

​データシートのご依頼

​その他の情報

​Eメール:info@TokyoNF.com

  • Twitter
  • LinkedIn Social Icon
  • Facebook
  • YouTube
1_Primary_logo_on_transparent_1024.png

​Powered By Accelerate Services

© 2017 by TokyoNaoNarm 

​電話:090-4748-1652